# 1. 冯·诺依曼计算机由哪五大部件组成，"存储程序"思想的核心是什么，与哈佛结构的关键区别是什么？ A 冯·诺依曼指令数据分离，哈佛合一 B 哈佛无存储器 C 两者相同 D 冯·诺依曼指令与数据共用存储器，哈佛（指令）分离 ✓ 正确答案
# 2. 存储层次（寄存器、Cache、主存、辅存）为何逐级变大变慢，局部性原理如何支撑该设计？ A 速度-容量-成本权衡，配合局部性原理让多数访问命中最快层 ✓ 正确答案 B 制造工艺限制 C 随机选择 D 用户偏好
# 4. 立即、直接、间接、寄存器、变址、基址、相对等寻址方式分别如何计算有效地址，各自适用什么场景？ A 基址寄存器 + 偏移 B 指令中的地址字段 C PC + 偏移 D 基址寄存器 + 变址寄存器（常用于数组下标） ✓ 正确答案
# 6. 什么是"冯·诺依曼瓶颈"？现代 CPU 如何通过 Cache、指令预取、指令/数据分离等结构缓解？ A 提高主频 B Cache 缓存、指令预取、指令/数据缓存分离 ✓ 正确答案 C 增加指令数 D 减小寄存器
# 7. CPU 响应中断的完整流程是什么，如何保护现场、查中断向量表、进入中断服务程序并恢复现场？ A 保存操作数 B 保存数据 C 压栈保存 PC、PSW、相关寄存器等，以便中断返回后恢复 ✓ 正确答案 D 关闭中断
# 8. SRAM 与 DRAM 在存储原理、速度、成本与用途上有何差异，为什么主存用 DRAM、Cache 用 SRAM？ A DRAM 成本低、容量大适合主存，SRAM 快但贵适合 Cache ✓ 正确答案 B DRAM 更快 C SRAM 容量更大 D 两者相同
# 9. 指令集架构（ISA）与微架构（microarchitecture）的区别是什么，为什么同一 ISA 可以有不同的性能实现？ A ISA 是硬件实现，微架构是接口 B 微架构是接口 C 两者相同 D ISA 是软件可见的接口契约，微架构是硬件实现，决定了性能 ✓ 正确答案
# 10. 机器字长（32 位/64 位）如何影响可寻址空间、整数范围与浮点运算效率，迁移到 64 位主要解决什么问题？ A 运算速度 B 编译速度 C 功耗 D 可寻址空间不足（超过 4GB 的内存/大数据） ✓ 正确答案
# 11. RISC 与 CISC 的经典差异是什么，现代 x86 把指令翻译为微操作、ARM 增加复杂指令后两者如何走向融合？ A x86 变 RISC，ARM 变 CISC B 完全统一 C 两者都保持原样 D x86 用 RISC 内核（μops）执行 CISC，ARM 保留 RISC 并增加复杂指令 ✓ 正确答案
# 12. 存储器映射 I/O（MMIO）与端口 I/O（PIO）两种外设访问方式的原理与差异，x86 与 ARM 各自偏好哪种？ A PIO（端口 I/O） B 两者都不可用 C MMIO（存储器映射 I/O，用 load/store） ✓ 正确答案 D DMA 专用
# 13. 主存的可靠性，奇偶校验与 ECC（SEC-DED）分别能检测/纠正几位错误，为什么服务器内存普遍使用 ECC？ A 纠正 1 位错误、检测 2 位错误 ✓ 正确答案 B 只能检测 1 位错误 C 纠正 2 位错误 D 检测任意错误
# 15. 分支预测与投机执行，为什么分支预测对现代 CPU 至关重要，预测失败的开销是什么，熔断（Meltdown/Spectre）如何与投机执行相关？ A 冲刷预测路径上的指令并重取，浪费约等于流水线深度的周期 ✓ 正确答案 B 增加功耗 C 无开销 D 降低缓存
# 16. DMA 与程序控制 I/O，为什么外设需要 DMA 绕过 CPU 拷贝，DMA 与缓存的协同（一致性）问题如何解决？ A 关闭 DMA B 无法解决 C 扩大缓存 D 传输前 flush 脏缓存、传输后 invalidate，或用一致性缓冲 ✓ 正确答案
# 17. 总线仲裁与多主设备，集中式与分布式仲裁方式，总线带宽在多设备竞争时如何分配？ A 集中式无仲裁 B 两者相同 C 集中式由中央仲裁器统一决定，分布式由各设备自行仲裁 ✓ 正确答案 D 分布式有中央仲裁器
